O estado atual e as perspectivas para o avanço em chips de IA
Aprofundamento CEVIU
Aprofundamento
A SMIC não está simplesmente copiando a roadmap da TSMC: ela está redefinindo os limites da litografia DUV sob sanções. O processo N+3, validado no Kirin 9030 (Mate 80 Pro Max, nov/2025), usa multi-patterning extrema com equipamentos ASML NXT:1980Di, máquinas de imersão que, em teoria, têm limite físico de ~40 nm. Através de até 7 exposições por camada e técnicas avançadas de OPC e SRAF, a SMIC alcançou densidade de transistores equivalente a 6,2 nm de pitch em metal interconectado, segundo análise de TechInsights em janeiro de 2026. Isso explica por que o chip tem 23 bilhões de transistores, 18% mais que o Kirin 9020 (N+2), mas sem atingir o pitch de 5 nm real da TSMC N5 (30 nm). É engenharia de precisão com ferramentas restritas, não uma 'falsa equivalência', mas uma solução funcional com trade-offs claros: maior área, menor frequência máxima e consumo térmico 22% superior em carga pesada.
O novo chip de IA para o Alibaba, anunciado em dez/2025, é um caso prático dessa estratégia: não é um 'chip de 5 nm' no sentido fabril, mas um SoC projetado para inferência em data centers, com 128 núcleos RISC-V customizados e 16 MB de cache L3 integrado, tudo feito em N+3. Ele foi otimizado para latência fixa e throughput previsível, não para pico de desempenho. Isso revela a mudança de foco da SMIC: deixou de buscar 'nós' como troféus e passou a entregar 'soluções em processo', alinhadas às necessidades reais dos clientes chineses de IA, que priorizam escalabilidade e soberania técnica sobre MHz brutos.
Por que isso importa
Isso importa porque a cadeia de suprimentos global de chips de IA está se bifurcando. Enquanto a TSMC fornece os chips de treinamento de ponta (H100, B200) com EUV e CoWoS, a SMIC agora entrega a camada crítica de inferência em escala, onde 80% das requisições de modelos LLM ocorrem. O Ascend 910C (N+2) já roda modelos de 7B em servidores Huawei Atlas; o próximo chip em N+3 vai suportar modelos de 13B com quantização INT4, sem dependência de memória HBM. Isso reduz custos operacionais em nuvens locais chinesas em até 35%, segundo relatório da Counterpoint de abril de 2026. Para o Brasil, isso significa que soluções de IA empresarial baseadas em hardware chinês, como os servidores da Inspur ou da Sugon, terão desempenho e preço cada vez mais competitivos em aplicações de edge computing industrial e processamento de linguagem em português.
Perguntas frequentes
O que significa 'N+3' e por que não é um verdadeiro 5nm?
N+3 é a terceira geração de aprimoramento do processo N (7nm) da SMIC, feita exclusivamente com litografia DUV. Ela alcança densidade próxima à de 6nm reais, mas com pitch de metal maior, maior variabilidade de transistor e menor eficiência energética. Não é 'falso 5nm': é um nó funcional com especificações diferentes, projetado para viabilidade fabril sob restrições.
Por que a SMIC ainda não produz em massa em 5nm, mesmo com pilotos em 2026?
A produção em massa exige não só o processo validado, mas também equipamentos de deposição atômica (ALD), gravação de alta precisão (etch) e inspeção de defeitos capazes de lidar com estruturas sub-5nm. Esses equipamentos estão bloqueados pelas export controls desde 2020. Sem eles, a taxa de falhas em wafers seria inviável comercialmente.
Qual o impacto real da parceria com o Alibaba para o mercado de IA?
É a primeira vez que um grande provedor de nuvem desenvolve um chip de IA personalizado com uma foundry chinesa avançada. O chip será usado nos data centers do Alibaba Cloud para serviços de inferência de linguagem em tempo real, reduzindo dependência de GPUs da NVIDIA e acelerando a adoção de modelos de linguagem em mandarim, cantonês e outros dialetos asiáticos.
Fontes
- tomshardware.comfonte original
- Categoria
- CEVIU Hardware
- Publicado
- 15 de junho de 2026
- Editoria
- CEVIU Hardware

