Samsung inova com zHBM: Fim dos Interposers de Silício na Memória DRAM 3D

A Samsung trouxe detalhes sobre sua visão para aprimorar os módulos HBM, batizando a iniciativa de zHBM. A ideia central é eliminar o interposer passivo, um componente que hoje serve de ponte entre a memória DRAM e o chip principal. Em vez disso, a proposta é empilhar a DRAM diretamente sobre o die do processador, usando ligações híbridas de cobre. Isso cria uma arquitetura 3D vertical, diferente do arranjo 2.5D tradicional.

O grande ganho técnico está na supressão das camadas SERDES, notórias por seu alto consumo de energia. A Samsung estima uma redução de aproximadamente 100W no consumo total de um acelerador de IA de 1.200W, além de um aumento significativo na largura de banda da memória. Essa evolução vem de uma trajetória que a empresa divide em três fases: a primeira foca em offload de funções do XPU para o base die (como o controlador de memória), a segunda expande funcionalidades do base die, e a terceira, o zHBM, integra tudo em um sistema 3D sem interposer. A mudança do base die de um roteador passivo para um coprocessador ativo é um ponto chave.

Em 5 de agosto de 2026, o CEVIU News já havia noticiado o anúncio da arquitetura zHBM da Samsung, que propunha o empilhamento vertical da memória HBM diretamente sobre aceleradores de IA. A novidade agora é o aprofundamento técnico. A Samsung não só confirmou a ideia, mas detalhou como pretende eliminar os interposers de silício, usando ligações híbridas de cobre e removendo camadas SERDES para economizar até 100W. Antes era um conceito ambicioso, agora é uma arquitetura com detalhes de implementação e ganhos energéticos específicos apresentados no Hot Chips 2026.

Esta inovação da Samsung é crucial para a computação de alto desempenho, especialmente para aceleradores de IA. A busca por maior largura de banda e menor consumo energético é constante no desenvolvimento de modelos de IA, que exigem processamento massivo. Ao remover o interposer e otimizar a comunicação, a Samsung não só melhora a eficiência energética e o desempenho, mas também abre caminho para designs de chips mais compactos e poderosos. É um passo significativo para a integração 3D, que redefine a maneira como processadores e memória interagem em nível de hardware, impactando diretamente o futuro de data centers e da inteligência artificial.