Nvidia Integra Múltiplos Processadores RISC-V em Seus Chips Gráficos

A Nvidia vem integrando de forma estratégica processadores RISC-V em suas GPUs, com cada chip gráfico abrigando de 10 a 40 núcleos. Estes não são os núcleos que executam as tarefas de shader que o usuário programa. Em vez disso, são microcontroladores dedicados a funções críticas internas, como gerenciamento de clock, controle de memória e segurança do hardware.

A transição para o RISC-V foi uma resposta à necessidade de uma arquitetura de 64 bits e recursos de cache de dados que o antigo controlador proprietário da Nvidia, o Falcon (FAst Logic CONtroller), de 32 bits, não conseguia mais oferecer. O GPU System Processor (GSP), uma unidade composta por quatro núcleos RV64, atua como o coração da GPU, controlando a inicialização, gerenciamento de energia e velocidades de clock. Além disso, cada núcleo RISC-V é empacotado em um subsistema reutilizável chamado "Peregrine", que adiciona cache, memória e blocos criptográficos para reforçar a segurança e a eficiência.

O que antes era um anúncio de intenções, agora ganha contornos mais definidos. Em 2025, no RISC-V Summit em Xangai, a Nvidia declarou que portaria o CUDA para processadores RISC-V. Esta notícia era mais uma visão futura sem prazos. No entanto, a cobertura do CEVIU News de 2 de setembro de 2026, com a matéria "Nvidia detalha requisitos para CPUs RISC-V operarem com CUDA e NVLink Fusion", mostra uma evolução significativa. A empresa agora não só reitera seu compromisso, mas também apresenta os critérios técnicos específicos que CPUs RISC-V devem atender para funcionar como hosts completos para as arquiteturas CUDA e NVLink Fusion, avançando do "se" para o "como".

A adoção massiva do RISC-V pela Nvidia nas entranhas de suas GPUs demonstra o controle estrito da empresa sobre sua arquitetura e ecossistema. Ao usar um conjunto de instruções aberto como o RISC-V, mas com implementações e extensões proprietárias, a Nvidia garante a segurança e a integridade de seus dispositivos, impedindo qualquer adulteração via bloqueio criptográfico robusto. Este movimento é fundamental para a estratégia de computação confidencial da Nvidia, como abordado pelo CEVIU News em 5 de julho de 2026, onde a segurança baseada em hardware para modelos de IA se torna um pilar sem perda de desempenho.

Essa estratégia também otimiza a eficiência operacional do hardware, reduzindo a superfície de comunicação MMIO para o host e possibilitando avanços como a virtualização de GPUs (vGPU). O suporte emergente para CUDA em processadores RISC-V, já detalhado em notícias anteriores do CEVIU News, posiciona o RISC-V como um pilar estratégico não apenas para o controle interno da GPU, mas também para expandir o alcance do CUDA a novas plataformas de CPU, consolidando a influência da Nvidia no cenário da computação de alto desempenho e IA.