2-nanometer: iBM apresenta a primeira tecnologia de chips sub-1 nanômetro do mundo
Aprofundamento CEVIU
Aprofundamento
A IBM acaba de revelar uma tecnologia de fabricação de chips revolucionária, batizada de 'nanostack', que promete performance de ponta para IA e eficiência energética sem precedentes. Ao invés de focar em reduzir a litografia para menos de 1 nanômetro, algo impraticável devido a limitações físicas , , a empresa aposta em uma arquitetura que empilha transistores verticalmente. Essa abordagem 3D permite acomodar quase 100 bilhões de transistores em um espaço do tamanho de uma unha, dobrando a densidade em relação à geração anterior.
O segredo está na arquitetura nanostack, que constrói sobre a tecnologia de nanosheet (sheets de silício) que a IBM já desenvolveu anteriormente. A essência é empilhar e interligar transistores, criando uma estrutura tridimensional que explora o eixo Z para escalabilidade, algo inédito após décadas focadas nos eixos X e Y. Cada transistor fundamental agora consiste em dois transistores empilhados, cada um com três nanosheets de 5 nanômetros de espessura. Essa engenharia compacta deve entregar até 50% mais desempenho computacional e 70% mais eficiência energética, segundo projeções da IBM.
O que mudou
A grande novidade reside na arquitetura 'nanostack', que representa um salto da tecnologia de 'nanosheet' utilizada no node de 2-nanômetros da IBM, anunciado em 2021. Enquanto a tecnologia anterior focava em melhorar a estrutura planar dos transistores, o nanostack inova ao empilhar esses componentes verticalmente. Essa transição para uma arquitetura 3D é o que permite o aumento expressivo na densidade de transistores e na eficiência, entregando o desempenho esperado para um chip teoricamente menor que 1 nanômetro sem ultrapassar os limites físicos de fabricação.
Por que isso importa
Essa nova tecnologia da IBM é um passo importante para contornar os limites físicos que têm restringido o avanço da Lei de Moore. Ao empilhar transistores verticalmente, a IBM não apenas dobra a densidade de componentes, mas também abre caminho para chips significativamente mais poderosos e eficientes em termos de energia. Isso é crucial para o avanço da inteligência artificial, que demanda um poder computacional cada vez maior, e para dispositivos que precisam de maior longevidade de bateria e menor consumo de energia.
Linha do tempo
IBM anuncia tecnologia de chip no nó de 2 nanômetros com arquitetura nanosheet.
IBM apresenta a arquitetura nanostack no IEEE Symposium on VLSI Technology and Circuits.
IBM anuncia o primeiro chip com tecnologia sub-1 nanômetro usando a arquitetura nanostack.
Perguntas frequentes
O que significa 'sub-1 nanômetro' para esses novos chips da IBM?
A IBM não está fabricando chips com características físicas menores que 1 nanômetro, pois isso é impraticável. Em vez disso, a arquitetura 'nanostack' entrega o desempenho computacional que seria esperado de um chip com tais dimensões teóricas, utilizando empilhamento vertical de transistores para alcançar altíssima densidade.
Qual a diferença entre a tecnologia nanostack e a nanosheet?
A tecnologia nanosheet, usada no node de 2-nanômetros da IBM, foca em melhorias na estrutura plana dos transistores. Já a nanostack, baseada na nanosheet, introduz o empilhamento vertical de transistores, criando uma arquitetura 3D que eleva a densidade e a eficiência significativamente.
Quando veremos esses chips no mercado?
A IBM espera que chips comerciais utilizando a arquitetura nanostack possam entrar em produção nos próximos cinco anos e se tornem mainstream dentro de uma década. A empresa firmará parcerias com fabricantes de semicondutores para viabilizar a produção em massa.
Fontes
- arstechnica.comfonte original
- Categoria
- CEVIU
- Publicado
- 26 de junho de 2026
- Editoria
- CEVIU

